Entrées/sorties Xilinx

synthèse VHDL par ISE Est-ce équivalent de décrire les entrées-sorties uniquement au niveau VHDL et laisser ISE s’occuper de l’implantation complète ou a-t-on intérêt à inclure sois-même dans le projet VHDL des primitives Xilinx ? question sans doute naïve mais suscitée par l’emploi systématique de primitives dans les IP Xilinx Afin d’apporter des éléments de [...]