Test de la fonction modulo « MOD »

Lorsqu’elle s’applique à des nombres entiers positifs, la fonction « modulo » est simple à comprendre. Il s’agit du reste de la division d’un dividende par un diviseur, de telle sorte qu’on puisse écrire: Modulo = dividende – partie entière de (dividende / diviseur), avec dans ce cas modulo <  diviseur voir à ce sujet: modulo(informatique) wikipedia [...]

Faire le point

Deux ans et demi que VHDL33 existe.  Une moyenne de 150 visites par jour m’encourage à améliorer encore aussi bien la forme que le fond. Un nouveau look aujourd’hui,  un menu déroulant pour les pages statiques, quelques images et un logo dans le bandeau, voilà pour la forme. Pour le fond, il y a vraisemblablement [...]

Signaux virtuels (modelsim)

Nous, pauvres électroniciens, sommes souvent rebelles à ce qui nous semble trop d’informatique. Et pourtant, ce vieux TCL utilisé comme langage de commande dans Modelsim, Quartus , partout où on le souhaite, comme il peut nous simplifier les projets! Parmi ses nombreuses possibilités,  Modelsim offre celle de créer des signaux « virtuels » utiles chaque fois que [...]

Le choix des bibliothèques et des types

Cette question me semble d’une grande importance pour le débutant. Dans ce domaine, la facilité d’utilisation peut entraîner de grandes déconvenues. Après consultation du site IEEE, je conseille les bibliothèques suivantes (voir cours VHDL pages 40 et suivantes):     LIBRARY IEEE;     USE IEEE.STD_LOGIC_1164.ALL;     USE IEEE.NUMERIC_STD.ALL; Au niveau des interfaces ENTITY, on n’utilise que [...]

Séparer au maximum le combinatoire et le séquentiel

Si dans un processus, on constate un grand nombre d’imbrications de IF (plus de 3) il faut se poser la question de la simplification éventuelle de cette écriture. WAIT UNTIL rising_edge (clk); IF condition1 THEN … IF condition 2 THEN … IF condition 3 THEN … On a ici associé à une fonction de mémorisation [...]

Détecter le front d’un signal lent

On a souvent besoin de de traiter l’événement que constitue un front (montant ou descendant) d’un signal quelconque (donc lent par rapport à l’horloge). Pour rester conforme à la contrainte du synchronisme, il faut donc créer pour le signal lent une détection de front. On échantillonne le signal, on mémorise sa valeur, une succession 01 [...]

Écriture standard (circuit synchrone)

L’horloge choisie doit être le signal le plus rapide du système c’est à dire celui qui donnera le temps minimal d’échantillonnage des autres signaux (qualifiés de lent). ==> UNE SEULE HORLOGE Chaque fois que l’on écrit h’event AND…, le synthétiseur comprend que h est une horloge. Si le circuit est synchrone, tous les processus avec [...]