Synthèse VHDL et Systèmes sur puce (SOC)

Il est très important de bien structurer les fichiers du projet pour une bonne gestion de celui-ci. En particulier les fichiers sources sont les seuls réellement irremplaçables et doivent donc se trouver dans un répertoire séparé. on proposera une arborescence naturelle car séparant les différents outils.

• premier_projet: répertoire de travail contenant tout le projet
• doc : sous-dossier pour les différentes documentations (Kit de développement, technologie du circuit utilisé, notes d’application etc…)
• sources: les différents sources VHDL (à ne pas effacer)
• ghdl : simulation ghdl. Fichiers de commande des simulations
• modelsim: simulation modelsim. Fichiers de commande des simulations
• ise: implantation xilinx
• quartus: implantation Altera
• micro: Partie assembleur si un microprocesseur est utilisé.

Cette arborescence une fois fixée, on pourra rendre le projet tout à fait portable en veillant à privilégier les chemins relatifs ( certains outils le font plus ou moins bien…) . Ainsi un fichier à compiler sera vu dans son répertoire de compilation comme ../sources/toto.vhd et on ne fait pas apparaitre le nom du répertoire de travail.

l’ensemble du projet développé se trouve ici:  premier_projet.zip

=>  Suite