Synthèse VHDL et Systèmes sur puce (SOC)

La description correspondant à l’architecture décrite précédemment est contenue dans le fichier premier.vhd . En définitive, cette description contient une partie structurelle ( déclaration et instanciation de composants), une partie combinatoire réalisée par un appel de fonction contenue dans un paquetage, des processus explicites pour les registres et des instructions concurrentes pour de la logique purement combinatoire. Une fois synthétisée ou compilée, il n’y aura que des processus concurrents.

L’avantage de cette manière de faire est d’obtenir une description VHDL entièrement portable puisque uniquement textuelle. A contrario, une description de type schématique qui se justifie lorsqu’il s’agit de faire apparaitre une structure de blocs complexe, n’apporterait pas grand chose dans notre cas et l’inconvénient immédiat c’est que le projet deviendrait entièrement dépendant de l’outil schématique utilisé, donc peu exportable vers un autre outil. Ne pas oublier que la schématique c’est  » des boites , des boites et des fils ». Le VHDL c’est toute le fonctionnement détaillé ( avec des commentaires en plus).
=> Suite