La première tâche est d’analyser le cahier des charges , de définir les différentes fonctions qu’il implique , de structurer le tout et de prévoir les tests qui devront être appliqués au tout pour le valider.

Il faut aussi définir la vue externe du composant à réaliser c’est à dire la spécification d’entité.

Entité

Compte tenu des entrées/sortie définies dans le cahier des charges, des signaux nécessaires d’horloge (pour une conception synchrone) et de la difficulté probable de la simulation, la spécification d’entité est définie de la manière suivante: (fichier premier.vhd)

ENTITY premier IS
GENERIC (
simulation : boolean := false); — permet de changer l’echelle du temps
PORT (
clock : IN std_ulogic; — horloge externe
boutons : IN std_logic_vector(3 DOWNTO); — « reset, mode, plus, moins »
afficheurs : OUT std_logic_vector(31 DOWNTO 0); — 4 X 7 segments
leds : OUT std_logic_vector(2 DOWNTO 0)); — seconde, alarme, alarme
END premier;

Au niveau de l’entité , les seuls types recommandés sont des types std_logic afin de garder une interface portable . Le paramètre générique va servir à court-circuiter le « temps réel en simulation » . Les temps , au lieu d’être en heures, minutes , secondes seront ramenés à des nano ou microsecondes. Il s’agit en effet de valider à ce stade les séquences de comptage et simuler des heures poserait à coup sûr un problème au simulateur ( et au concepteur).

Séquence de test

Le projet, contenant un séquenceur, il convient de valider celui-ci complètement. On déroulera successivement les différents modes en s’assurant du bon fonctionnement de chaque partie. Le test peut toujours être enrichi par d’autres séquences si cela s’avère nécessaire (par exemple si de telles fonctions devaient être implantée sur un ASIC, il n’y a pas de maquette de test , donc la simulation doit être poussée au maximum).

Ainsi , la séquence de test devrait être au minimum la suivante:

• Reset et démarrage de l’horloge
• Programmation de l’heure
• Programmation d’une alarme
• Démarrage de l’horloge et attente jusqu’à sonnerie de l’alarme
• Remise à zéro de l’alarme

L’ensemble du test est décrit par le fichier test_premier.vhd

Suite