Synthèse VHDL et Systèmes sur puce (SOC)

Bientôt Noël ! C’est le bon moment pour faire un petit cadeau à mes fidèles lecteurs.  Ce qui me reste dans ma hotte, c’est une présentation du monde SOC et IP (dernière mise à jour , début 2009) et surtout une version en français d’un tutoriel NIOS II Altera.

En effet, ma vieille expérience en matière de NIOS ( 1 et 2)  m’a montré que pour chaque nouvelle version logicielle d’Altera, nous était proposé un nouveau tutoriel qui ne correspond jamais au design standard.  Ceci est normal car le fabriquant a besoin de faire la promotion de ses nouveaux produits et on doit d’ailleurs lui être reconnaissant de nous offrir une bonne documentation pour démarrer.

Mais à l’inverse l’utilisateur qui a opté pour une plateforme logicielle à évolution lente doit se donner une méthodologie rigoureuse. La souplesse de Quartus vient encore renforcer ce sentiment. En effet, on peut choisir pour la vue haute (TOP) du projet une description VHDL ou schématique.

C’est pourquoi, le choix que l’on retrouvera dans tous nos travaux pratiques s »appuie sur une description complète de la carte utilisée par un fichier TCL.  Ainsi sera fixé une bonne fois pour toutes le choix du type du composant, les noms et le type des entrées-sorties, les options de compilation éventuelles.  (Voir  Exemple de Fichier TCL)

Pour ceux qui n’ont pas de console TCL (Quartus web edition, je pense), On peut suivre la même démarche en peaufinant un fichier d’affectation des broches.

Filed under: altera, SOC