synthèse VHDL par ISE Est-ce équivalent de décrire les entrées-sorties uniquement au niveau VHDL et laisser ISE s’occuper de l’implantation complète ou a-t-on intérêt à inclure sois-même dans le projet VHDL des primitives Xilinx ? question sans doute naïve mais suscitée par l’emploi systématique de primitives dans les IP Xilinx Afin d’apporter des éléments de [...]
No Comments »
Filed under: Ecriture, xilinx
Un Timer c’est simple! mais en général, c’est limité à 32 bits. C’est pour cette raison que j’ai mis au point un timer ( en fait un compteur) 64 bits avec commande de capture par programme et possibilité de lecture en 2 fois 32 bits. Ce timer est conçu pour être immédiatement intégrable dans un [...]
No Comments »
Filed under: altera, Projets, SOC, xilinx
Dans certaines circonstances, pour une raison de documentation plus lisible, on peut être tenté de placer les informations de placement / routage directement dans le fichier source VHDL au lieu de les fixer dans les outils dédiés. On perd de ce fait, l’aspect portable du VHDL qui devient dépendant de la cible utilisée. Cela peut [...]
No Comments »
Filed under: altera, Astuces, Ecriture, xilinx
Décrire du matériel ou du logiciel est une tache longue qui demande beaucoup de test de validation. Si l’on veut un tant soit peu progresser, il est tout à fait nécessaire d’engranger l’expérience acquise sous forme de modules réutilisables à volonté (c’est le design reuse). On ne fait que redire sous une autre forme la [...]
No Comments »
Filed under: Cours et tutoriels, Projets, SOC, xilinx