Synthèse VHDL et Systèmes sur puce (SOC)

Le Cours VHDL de P.Nouel de l’ENSEIRB version 2003 revu en 2009

On y trouve de nombreux exemples dont les fichiers sources et beaucoup d’autres peuvent être trouvés ici.

Ce cours contient en fait deux parties distinctes:

• 1ère partie (fichier pdf 628k): Le Langage VHDL proprement dit. VHDL est un langage généraliste qui sera exécuté par le simulateur. Dans sa version généraliste, on construira des modèles comportementaux qui peuvent être synthétisables mais qui ne le sont pas à priori ou qui ne sont pas fait dans ce but.

• 2ème partie (fichier pdf 314k): La synthèse VHDL qui exploite un sous ensemble du langage. C’est l’art de spécifier au synthétiseur un type de solution. Tous les circuits les plus simples combinatoires et séquentiels sont passés en revue.

Ainsi toute description synthétisable peut être simulée mais la réciproque n’est pas vraie.

Ce cours VHDL , langage et synthèse est aussi proposé sous forme de diaporama:

1. en format html
2. en format pdf