Synthèse VHDL et Systèmes sur puce (SOC)

L’horloge disponible sur la plupart des cartes de développement étant de l’ordre de la dizaine de mégahertz (50 MHz pour la carte Startix Altera) , le PIC porté sur FPGA va être beaucoup plus rapide que son équivalent du commerce. Pour réaliser des grandes temporisations, ceci apparait comme un inconvénient qui sera facilement compensé en réalisant une pré division « hardware ». Le circuit d’application est donc le PIC auquel on se contente d’ajouter un diviseur d’horloge relié à l’entrée T0CKI. Le timer sera programmé en mode compteur. Le fichier pic.vhd décrit au plus haut niveau de hiérarchie cette application.